计算机应用研究

作者：王吉军,郝子宇,李宏亮,

单位：江南计算技术研究所,江苏无锡214083；

关键词：3D集成电路,脉动阵列,循环分块,性能模型,

基金：国家“核高基”专项基金资助项目(2018ZX01028-102)；；

在深亚微米工艺下，通过持续增大芯片规模来提升计算能力，会导致芯片工作频率降低、功耗剧增、计算效率下降等问题。因此，利用3D集成电路技术，提出并量化研究了一种将二维脉动阵列映射到3D集成电路上的卷积神经网络加速器3D-ACC，并设计了一种高效的卷积映射计算方法，构建了其性能模型，量化分析了不同设计参数对3D-ACC性能和效率的影响。实验结果表明，当采用四层64×64脉动阵列的堆叠结构时，3D-ACC的峰值计算性能达32 TFLOPS，测试VGG-16、ResNet-50以及Inception V3模型时的实际计算效率可达47.4%、37.9%及40.9%。与相同计算单元规模的二维加速器2D-ACC相比，3D-ACC的计算效率及性能优势明显，实际计算性能分别是后者的1.51、1.69以及1.61倍。探索了3D集成电路在神经网络加速器设计的优势，对进一步提升神经网络加速器性能具有一定参考价值。

来源：2020年第12期

《计算机应用研究》期刊编辑部

查看计算机应用研究杂志2020年第12期