计算机应用研究

作者：王建新,许弘可,郑玉崝,肖超恩,张磊,洪睿鹏,

单位：北京电子科技学院,北京100070；

关键词：TANGRAM,分组密码算法,VerilogHDL,有限状态机,

基金：教育部新工科研究与实践项目(E-AQGABQ20202704)；北京高等教育“本科教学改革创新项目”(202110018002)；北京电子科技学院一流学科建设项目(20210064Z0401,20210056Z0402)；中央高校基本科研业务费资金资助项目(328202205,328202271,328202269)；国家重点研发计划基金资助项目(2017YFB0801803)；；

TANGRAM系列分组密码算法是一种采用比特切片方法，适合多种软硬件平台的系列分组密码算法。针对TANGRAM-128/128算法，使用Verilog HDL对该算法进行FPGA实现并提出设计方案。首先，介绍了TANGRAM密码算法的特点和流程，提出了针对TANGRAM密码算法进行44轮加/解密迭代计算的方案，该方案采取有限状态机的方法有效降低了资源消耗；其次，基于国产高云云源平台，完成了基于高云FPGA的算法工程实现，以及功能仿真和数据的正确性验证，同时在Quartus Ⅱ 13.1.0平台上也进行了相关测试，用以比较。测试结果表明，TANGRAM系列分组密码算法基于Altera公司的Cyclone Ⅳ E系列EP4CE40F29C6芯片进行工程实现，最大时钟频率为138.64 MHz，加/解密速率为403.30 Mbps；基于高云半导体GW2A-55系列芯片的最大时钟频率为96.537 MHz，加/解密速率为280.80 Mbps。

来源：2024年第1期

《计算机应用研究》期刊编辑部

查看计算机应用研究杂志2024年第1期